Semiconductor package

본 발명에 따른 반도체 패키지는 하부 배선 및 하부 비아를 포함하는 하부 재배선층, 상기 하부 재배선층 상의 반도체칩, 상기 하부 재배선층 상에서 상기 반도체칩을 둘러싸며, 코어 비아를 포함하는 코어층 및 상기 하부 재배선층의 하면 상에서 언더 범프 패드 및 상기 하부 배선과 상기 언더 범프 패드를 연결하는 언더 범프 비아를 포함하는 언더 범프 구조를 포함하되, 상기 언더 범프 패드는 평면적 관점에서, 상기 언더 범프 비아, 상기 하부 비아 및 상기 코어 비아와 중첩되고, 상기 언더 범프 비아는 평면적 관점에서, 상기 하부 비아 및 상기 코어 비아중 적어도 어느 하나와 이격될 수 있다. A semiconductor package may include a lower redistribution layer including a lower wiring and a lower via, an embedded region on the lower redistribution layer, a core layer on the lower redistribution layer and including a core via, and an under bump structure including an under bump pad on a lower surface of the lower redistribution layer and an under bump via connecting the lower wiring and the under bump pad, the under bump pad may overlap the under bump via, the lower via, and the core via in a plan view, and the under bump via may be spaced apart from at least one of the lower via and the core via in the plan view.