열 판독 비트 라인의 플로팅을 제어하기 위해 열 판독 회로를 사용하는 메모리 어레이를 포함하는 메모리 시스템, 및 관련 방법

메모리 시스템은 판독 동작 시 열의 메모리 비트 셀 회로 중 하나에 저장된 데이터의 논리 상태를 생성하는 열 회로를 포함한다. 열 회로는 판독 동작시 플로트 제어 회로가 판독 비트 라인을 충전된 평가 출력 라인에 결합하게 하고, 유휴 스테이지에서 플로트 제어 회로가 판독 비트 라인을 평가 출력 라인으로부터 분리하게 하는 판독 제어 회로를 포함한다. 판독 비트 라인을 충전된 평가 출력 라인으로부터 분리하면 판독 비트 라인이 결합되는 메모리 비트 셀 회로의 판독 포트 회로를 통한 전류 누설에 의한 판독 동작들 간의 전력 손실이 감소된다. 메모리 시스템은 적어도 하나의 판독 비트 라인을 포함할 수 있고, 각각은 열의 각각의 플로트 제어 회로 및 각각의 복수의 메모리 비트 셀 회로에 결합된다. A memory system includes a column circuit to generate a logic state of data stored in one of the memory bit cell circuits in a column in a read operation. The column circuit includes a read control circuit to cause a float control circuit to couple a read bit line to a charged evaluation output line in a read operation and cause the float control circuit to decouple the read bit line from the evaluation output line in an idle stage. Decoupling the read bit line from the charged evaluation output line reduces power lost between read operations by current leaking through read port circuits in the memory bit cell circuits to which the read bit line is coupled. The memory system may include at least one read bit line, each coupled to a respective float control circuit and a respective plurality of memory bit cell circuits in a column.