SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR PACKAGE
반도체 패키지는 서로 반대하는 상부면 및 하부면을 가지며 일측부를 따라 배열되는 제1 기판 패드들 및 상기 일측부를 따라 상기 제1 기판 패드들보다 외측에 배열되며 상기 제1 기판 패드들보다 높은 위치에 배열되는 제2 기판 패드들을 구비하는 패키지 기판, 상기 패키지 기판의 상부면 상에 순차적으로 적층되며 적어도 하나의 반도체 칩을 갖는 제1 그룹의 반도체 칩, 상기 제1 그룹의 반도체 칩 상에 순차적으로 적층되며 적어도 하나의 반도체 칩을 갖는 제2 그룹의 반도체 칩, 상기 제1 그룹의 반도체 칩의 칩 패드들을 상기 패키지 기판의...
Gespeichert in:
Hauptverfasser: | , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 반도체 패키지는 서로 반대하는 상부면 및 하부면을 가지며 일측부를 따라 배열되는 제1 기판 패드들 및 상기 일측부를 따라 상기 제1 기판 패드들보다 외측에 배열되며 상기 제1 기판 패드들보다 높은 위치에 배열되는 제2 기판 패드들을 구비하는 패키지 기판, 상기 패키지 기판의 상부면 상에 순차적으로 적층되며 적어도 하나의 반도체 칩을 갖는 제1 그룹의 반도체 칩, 상기 제1 그룹의 반도체 칩 상에 순차적으로 적층되며 적어도 하나의 반도체 칩을 갖는 제2 그룹의 반도체 칩, 상기 제1 그룹의 반도체 칩의 칩 패드들을 상기 패키지 기판의 상기 제1 기판 패드들에 각각 전기적으로 연결시키는 제1 본딩 와이어들, 및 상기 제2 그룹의 반도체 칩의 칩 패드들을 상기 패키지 기판의 상기 제2 기판 패드들에 각각 전기적으로 연결시키는 제2 본딩 와이어들을 포함한다.
A semiconductor package including a package substrate having an upper surface and a lower surface opposite to the upper surface, the package substrate having first substrate pads along a side portion thereof and second substrate pads outside the first substrate pads, being along the side portion, and arranged at positions higher than the first substrate pads, a first group of semiconductor chips sequentially stacked on the upper surface of the package substrate, and including at least one semiconductor chip, a second group of semiconductor chips sequentially stacked on the first group of semiconductor chips and including at least one semiconductor chip, first bonding wires electrically connecting chip pads of the first group of semiconductor chips to the first substrate pads, respectively, and second bonding wires electrically connecting chips pads of the second group of semiconductor chips to the second substrate pads, respectively may be provided. |
---|