Semiconductor memory device and method for fabricating the same

신뢰성 및 성능을 개선할 수 있는 반도체 메모리 장치를 제공하는 것이다. 반도체 메모리 장치는 소자 분리막에 의해 정의된 활성 영역을 포함하는 기판, 기판 상에, 제1 방향으로 연장된 비트 라인, 비트 라인과 기판 사이에 배치되고, 비트 라인과 활성 영역을 연결하는 비트 라인 컨택, 비트 라인의 측벽을 따라 연장된 비트 라인 스페이서, 및 비트 라인 컨택의 측벽을 따라 연장되고, 비트 라인의 측벽을 따라 비연장된 비트 라인 컨택 스페이서를 포함한다. Provided is a semiconductor memory device. The semiconductor memory device includes a substrate including an active region defined by a device isolation layer, a bit line which is disposed on the substrate and extends in a first direction, a bit line contact which is disposed between the bit line and the substrate and connects the bit line to the active region, a bit line spacer which extends along a sidewall of the bit line, and a bit line contact spacer which extends along a sidewall of the bit line contact and does not extend along the sidewall of the bit line.