SEMICONDUCTOR DEVICE

본 발명의 일 실시예는, 핀형 활성 패턴을 갖는 기판; 상기 기판 상에서 상기 핀형 활성 패턴을 둘러싸는 분리 절연층; 상기 핀형 활성 패턴을 가로지는 게이트 구조물; 상기 게이트 구조물의 양 측에서 상기 핀형 활성 패턴 상에 배치된 소스/드레인 영역; 상기 소스/드레인 영역과 연결되는 콘택 구조물; 상기 콘택 구조물과 연결되고, 상기 분리 절연층 내에 매립되는 매립 도전성 구조물; 및 상기 기판의 배면에서 매립 도전성 구조물을 향해 연장되며, 상기 매립 도전성 구조물의 바닥면에 접하고, 상기 매립 도전성 구조물과 전기적으로 연결되는 전력 전달 구조물;을 포함하고, 상기 매립 도전성 구조물은, 제1 콘택 플러그와, 상기 제1 콘택 플러그의 측면을 둘러싸며, 상기 제1 콘택 플러그의 바닥면을 개방하는 제1 도전성 배리어와, 상기 제1 도전성 배리어 상에 배치되는 제1 절연성 라이너를 포함하고, 상기 전력 전달 구조물은, 제2 콘택 플러그와, 상기 제2 콘택 플러그의 측면 및 상기 제2 콘택 플러그의 상면에 배치되며, 상기 제1 콘택 플러그의 개방된 바닥면과 직접 접촉하는 제2 도전성 배리어와, 상기 제2 도전성 배리어와 상기 기판 사이에 배치된 제2 절연성 라이너를 포함하는 반도체 장치를 제공한다. A semiconductor device includes a substrate having a fin-type active pattern, source/drain regions on the fin-type active pattern, an interlayer insulating layer on the isolation insulating layer, and on the source/drain region, a contact structure electrically connected to the source/drain regions, a buried conductive structure electrically connected to the contact structure and buried in the interlayer insulating layer, and a power delivery structure that penetrates the substrate, and is in contact with a bottom surface of the buried conductive structure. The buried conductive structure includes a first contact plug, and a first conductive barrier on a side surface of the first contact plug and spaced apart from a bottom surface of the first contact plug. The power delivery structure includes a second contact plug in direct contact with the bottom surface of the first contact plug.