SEMICONDUCTOR PACKAGE

본 발명은 제품의 신뢰성을 개선할 수 있는 반도체 패키지를 제공하는 것이다. 본 발명의 반도체 패키지는, 제1 다이, 제1 다이 상의 제2 다이, 및 제1 다이와 제2 다이 사이에서, 제1 다이와 제2 다이를 전기적으로 연결시키는 복수의 연결 단자들을 포함하고, 제1 다이는, 서로 대향하는 전면 및 후면을 포함하는 제1 실리콘 기판, 제1 실리콘 기판을 관통하여 복수의 연결 단자들과 접속되는 복수의 제1 관통 비아들, 제1 실리콘 기판의 후면 상에 배치되고, 제1 관통 비아와 전기적으로 연결되는 복수의 제1 칩패드들, 및 제1 실리콘 기판의 후면 상에, 평면적 관점에서 그리드 형상을 갖고, 복수의 제1 칩패드들 각각을 둘러싸는 제1 더미 패턴을 포함하고, 제2 다이는, 서로 대향하는 전면 및 후면을 포함하는 제2 실리콘 기판으로, 제2 실리콘 기판의 전면은 제1 실리콘 기판의 후면과 마주보는 제2 실리콘 기판, 및 제2 실리콘 기판을 관통하는 복수의 제2 관통 비아들을 포함하고, 복수의 연결 단자들과, 복수의 제1 칩패드들은 서로 접촉하여 전기적으로 연결되고, 제1 더미 패턴은 금속막 또는 고분자막을 포함한다. Provided is a semiconductor package. The semiconductor package may comprise a first die, a second die on the first die, and connection terminals, the first die comprises: a first silicon substrate that has a lower side and an upper side opposite to the lower side, first through vias, first chip pads, and a first dummy pattern on the upper side of the first silicon substrate, the first dummy pattern having a grid shape from a plan view and at least partially surrounding each of the first chip pads, the second die comprises: a second silicon substrate that has a lower side and an upper side opposite to the lower side, and second through vias, wherein the connection terminals and the first chip pads are in contact with each other and are electrically connected, respectively, and wherein the first dummy pattern includes a metal film or a polymer film.