3차원 메모리 디바이스 및 수직 채널의 차등 박막화를 사용한 그 제조 방법

절연 층 및 스페이서 재료 층의 교번하는 스택이 기판 위에 형성된다. 절연 캡 층은 그 위에 형성된다. 메모리 개구가 형성되고, 이는 하부 절연 캡 서브레이어의 레벨보다 상부 절연 캡 서브레이어의 레벨에서 더 큰 측방향 치수를 갖는다. 메모리 필름 및 반도체 채널 재료 층이 메모리 개구 내에 형성된다. 적어도 하나의 도펀트 종의 이온이 반도체 채널 재료 층의 상부 부분으로 주입된다. 등방성 에칭 공정은 수직 반도체 채널 형성을 위해 반도체 채널 재료 층의 주입된 상부 부분보다 높은 에칭 속도로 반도체 채널 재료 층의 미주입된 부분을...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: YAMASHITA KOSAKU, YONEMOCHI YASUAKI
Format: Patent
Sprache:kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:절연 층 및 스페이서 재료 층의 교번하는 스택이 기판 위에 형성된다. 절연 캡 층은 그 위에 형성된다. 메모리 개구가 형성되고, 이는 하부 절연 캡 서브레이어의 레벨보다 상부 절연 캡 서브레이어의 레벨에서 더 큰 측방향 치수를 갖는다. 메모리 필름 및 반도체 채널 재료 층이 메모리 개구 내에 형성된다. 적어도 하나의 도펀트 종의 이온이 반도체 채널 재료 층의 상부 부분으로 주입된다. 등방성 에칭 공정은 수직 반도체 채널 형성을 위해 반도체 채널 재료 층의 주입된 상부 부분보다 높은 에칭 속도로 반도체 채널 재료 층의 미주입된 부분을 에칭한다. An alternating stack of insulating layers and spacer material layers is formed over a substrate. An insulating cap layer is formed thereupon. A memory opening is formed, which has a greater lateral dimension at a level of an upper insulating cap sublayer than at a level of a lower insulating cap sublayer. A memory film and a semiconductor channel material layer is formed in the memory opening. Ions of at least one dopant species is implanted into a top portion of the semiconductor channel material layer. An isotropic etch process etches an unimplanted portion of the semiconductor channel material layer at a higher etch rate than the implanted top portion of the semiconductor channel material layer to form a vertical semiconductor channel.