P-N PROTECTION DEVICE WITH P-N JUNCTION DEVICES MONOLITHICALLY INTEGRATED IN A SEMICONDUCTOR BODY

반도체 디바이스는, 상부 표면을 포함하는 반도체 바디, 반도체 바디의 상부 표면 상에 배치된 입력 단자 및 출력 단자, 반도체 바디에 모놀리식으로 통합된 제1 p-n 접합 디바이스 및 제2 p-n 접합 디바이스, 및 입력 단자와 출력 단자 사이에 연결되고 저역 통과 필터 및 전압 클램핑 디바이스를 포함하는 신호 라인 보호 회로를 포함하고, 저역 통과 필터 및 전압 클램핑 디바이스 각각은 제1 p-n 접합 디바이스 및 제2 p-n 접합 디바이스를 포함한다. A semiconductor device includes a semicondu...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: LAURER JULIANE, WERTHMANN HUBERT, SCHAFFER JOSEF PAUL
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:반도체 디바이스는, 상부 표면을 포함하는 반도체 바디, 반도체 바디의 상부 표면 상에 배치된 입력 단자 및 출력 단자, 반도체 바디에 모놀리식으로 통합된 제1 p-n 접합 디바이스 및 제2 p-n 접합 디바이스, 및 입력 단자와 출력 단자 사이에 연결되고 저역 통과 필터 및 전압 클램핑 디바이스를 포함하는 신호 라인 보호 회로를 포함하고, 저역 통과 필터 및 전압 클램핑 디바이스 각각은 제1 p-n 접합 디바이스 및 제2 p-n 접합 디바이스를 포함한다. A semiconductor device includes a semiconductor body including an upper surface, input and output terminals disposed on the upper surface of the semiconductor body, first and second p-n junction devices that are monolithically integrated in the semiconductor body, and a signal line protection circuit connected between the input and output terminals and comprising a low-pass filter and a voltage clamping device, wherein each of the low-pass filter and the voltage clamping device include the first and second p-n junction devices.