Semiconductor package

본 발명에 따른 반도체 패키지는, 베이스 배선 구조체, 상기 베이스 배선 구조체 상에 수평 방향으로 서로 이격되며 부착되는 제1 브릿지 칩 및 캐시 메모리 칩, 및 상기 제1 브릿지 칩 및 상기 캐시 메모리 칩 상에 서로 인접하여 배치되며 각각 캐시 메모리 부를 가지는 복수의 로직 반도체 칩을 포함하며, 상기 제1 브릿지 칩은 상기 복수의 로직 반도체 칩 중 적어도 2개와 수직 방향으로 중첩되어 상기 복수의 로직 반도체 칩 중 적어도 2개를 전기적으로 연결하는 복수의 제1 브릿지 배선을 포함하고, 상기 캐시 메모리 칩은 상기 복수의 로직 반도체 칩 중 적어도 하나의 상기 캐시 메모리 부와 수직 방향으로 중첩되어 상기 복수의 로직 반도체 칩 중 적어도 하나의 상기 캐시 메모리 부와 전기적으로 연결한다. A semiconductor package may include a base wiring structure, a first bridge chip and a cache memory chip on the base wiring structure and spaced apart from each other in a horizontal direction, and logic semiconductor chips adjacent to each other on the first bridge chip and the cache memory chip. Logic semiconductor chips each may include a cache memory. The first bridge chip may overlap at least two of the logic semiconductor chips in a vertical direction and the first bridge chip may include first bridge wirings electrically connecting at least two of the logic semiconductor chips. The cache memory chip may overlap the cache memory of at least one of the logic semiconductor chips in the vertical direction and the cache memory chip may be electrically connected to the cache memory of at least one of the logic semiconductor chips.