개선된 버스트 모드 판독 동작을 위해 플라잉 비트라인을 갖는 메모리

개선된 버스트 모드 판독 동작을 위해 플라잉(flying) 비트라인을 갖는 메모리 시스템 및 관련 방법이 제공된다. 메모리 시스템은 제1 내측 워드라인(inner wordline)에 결합된 제1 메모리 셀 세트 및 제1 외측 워드라인(outer wordline)에 결합된 제2 메모리 셀 세트를 포함하는 메모리 어레이를 포함한다. 메모리 시스템은 동시에: 복수의 내측 비트라인 각각에 결합된 제1 내측 워드라인 상의 제1 워드라인 신호를 어써트(assert)하고, 복수의 외측 비트라인 각각 - 복수의 외측 비트라인 각각은 대응하는 내측 비트 라인 위에 플라잉하거나 아래에 플라잉하도록 구성된 제1 부분을 포함함 - 에 결합된 제1 외측 워드라인 상의 제2 워드라인 신호를 어써트하기 위한 제어 신호, 및 제1 메모리 셀 세트 및 제2 메모리 셀 세트 각각으로부터의 데이터를 버스트의 일부로서 출력하기 위한 제어 신호를 생성하도록 구성된 제어 유닛을 포함한다. Memory systems having flying bitlines for improved burst mode read operations and related methods are provided. A memory system comprises a memory array including a first set of memory cells coupled to a first inner wordline and a second set of memory cells coupled to a first outer wordline. The memory system includes a control unit configured to generate control signals for simultaneously: asserting a first wordline signal on the first inner wordline coupled to each of a plurality of inner bitlines, and asserting a second wordline signal on the first outer wordline coupled to each of a plurality of outer bitlines, where each of the plurality of outer bitlines includes a first portion configured to fly over or fly under a corresponding inner bitline, and outputting data from each of the first set of memory cells and the second set of memory cells as part of a burst.