SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE

양호한 전기 특성을 가지는 반도체 장치를 제공한다. 도전체와, 도전체의 측면에 접하는 제 1 절연체와, 도전체의 상면 및 제 1 절연체의 상면과 접하는 제 2 절연체와, 제 2 절연체 위의 산화물을 가지고, 산화물은 제 2 절연체를 개재하여 도전체와 중첩되는 영역을 가지고, 도전체의 상면에서의 거칠기 곡선의 최대 높이(Rz)가 6.0nm 이하이고, 영역은 결정을 포함하고, 결정의 c축은 도전체의 상면의 법선 방향으로 배향되는 반도체 장치이다. A semiconductor device having favorable electrical...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SAWAI HIROMI, TAKEUCHI TOSHIHIKO, TOKUMARU RYO, MORIWAKA TOMOAKI, NAGAMATSU SHO, YAMAZAKI SHUNPEI, MURAKAWA TSUTOMU
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:양호한 전기 특성을 가지는 반도체 장치를 제공한다. 도전체와, 도전체의 측면에 접하는 제 1 절연체와, 도전체의 상면 및 제 1 절연체의 상면과 접하는 제 2 절연체와, 제 2 절연체 위의 산화물을 가지고, 산화물은 제 2 절연체를 개재하여 도전체와 중첩되는 영역을 가지고, 도전체의 상면에서의 거칠기 곡선의 최대 높이(Rz)가 6.0nm 이하이고, 영역은 결정을 포함하고, 결정의 c축은 도전체의 상면의 법선 방향으로 배향되는 반도체 장치이다. A semiconductor device having favorable electrical characteristics is provided. The semiconductor device includes a conductor, a first insulator in contact with a side surface of the conductor, a second insulator in contact with a top surface of the conductor and a top surface of the first insulator, and an oxide over the second insulator. The oxide includes a region that overlaps with the conductor with the second insulator interposed therebetween. The maximum height of a roughness curve (Rz) of the top surface of the conductor is 6.0 nm or smaller. The region includes crystals, and c-axes of the crystals are aligned in the normal direction of the top surface of the conductor.