integrated circuit semiconductor device
본 발명의 집적 회로 반도체 소자는 기판의 내부에 서로 떨어져 위치하는 필드 트랜치들에 매립된 필드 절연층들; 상기 필드 절연층들에 의해 한정된 액티브 영역들; 및 상기 액티브 영역들 상에서 위치하고 상기 필드 절연층들의 표면으로부터 돌출된 액티브 핀들을 포함한다. 상기 필드 절연층들은 제1 서브 필드 절연층 및 제2 서브 필드 절연층을 포함하고, 상기 제1 서브 필드 절연층의 표면은 상기 제2 서브 필드 절연층의 표면보다 낮은 레벨에 위치한다. An Integrated Circuit (IC) semiconductor device...
Gespeichert in:
Hauptverfasser: | , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 본 발명의 집적 회로 반도체 소자는 기판의 내부에 서로 떨어져 위치하는 필드 트랜치들에 매립된 필드 절연층들; 상기 필드 절연층들에 의해 한정된 액티브 영역들; 및 상기 액티브 영역들 상에서 위치하고 상기 필드 절연층들의 표면으로부터 돌출된 액티브 핀들을 포함한다. 상기 필드 절연층들은 제1 서브 필드 절연층 및 제2 서브 필드 절연층을 포함하고, 상기 제1 서브 필드 절연층의 표면은 상기 제2 서브 필드 절연층의 표면보다 낮은 레벨에 위치한다.
An Integrated Circuit (IC) semiconductor device includes: field insulating layers buried in field trenches disposed apart from each other inside a substrate; active regions defined by the field insulating layers; and active fins disposed on the active regions and protruding from surfaces of the field insulating layers. The field insulating layers include a first subfield insulating layer and a second subfield insulating layer, and a surface of the first subfield insulating layer is disposed at a level lower than a level of a surface of the second subfield insulating layer. |
---|