SEMICONDUCTOR PACKAGE

본 발명의 기술적 사상은 패키지 기판, 상기 패키지 기판 상에 배치된 복수의 반도체 칩, 및 상기 패키지 기판과 복수의 반도체 칩 사이에 배치된 복수의 인터포저를 포함하고, 상기 복수의 인터포저는 상기 복수의 반도체 칩과 상기 패키지 기판 사이를 전기적으로 연결하도록 구성된 수직 연결 인터포저와, 상기 복수의 반도체 칩 중 일부의 반도체 칩들 사이를 전기적으로 연결하도록 구성된 수평 연결 인터포저를 포함하는 반도체 패키지를 제공한다. In some embodiments, a semiconductor package includes a package substrate, a plurality of semiconductor chips on the package substrate, a plurality of interposers between the package substrate and the plurality of semiconductor chips, and a molding layer in contact with the plurality of semiconductor chips and the plurality of interposers. The plurality of semiconductor chips includes a first semiconductor chip, and a second and a third semiconductor chip spaced apart from the first semiconductor chip in horizontal directions. The plurality of interposers includes a first vertical connection interposer vertically overlapping the first semiconductor chip, a second vertical connection interposer vertically overlapping the second semiconductor chip, a first horizontal connection interposer vertically overlapping the first and the second semiconductor chips, and a second horizontal connection interposer vertically overlapping the second and the third semiconductor chips.