COMMON-GATE AMPLIFIER CIRCUIT

본 개시는 반도체 구조체들에 관한 것이고, 더 상세하게는, 공통-게이트 증폭기 회로 및 동작 방법들에 관한 것이다. 그 구조체는, 기판에서의 적어도 하나의 웰, 트랜지스터 회로의 게이트에 연결되는 제1 금속 층, 제1 금속 층 위에 중첩되어 제1 커패시터를 형성하는 제2 금속 층, 및 제1 금속 층에 비아들로 연결되고 제2 금속 층과 중첩되어 제2 커패시터를 형성하는 제3 금속 층을 포함한다. 적어도 하나의 커패시턴스는 적어도 하나의 웰과 기판 사이 그리고 제1 금속 층, 제2 금속 층, 및 제3 금속 층의 중첩된 금속 층들 사이의 접합부 중 적어도 하나에 있다. The present disclosure relates to semiconductor structures and, more particularly, to a common-gate amplifier circuit and methods of operation. The structure includes at least one well in a substrate, a first metal layer connected to a gate of a transistor circuit, a second metal layer overlapped over the first metal layer to form a capacitor (C3, C4), and a third metal layer connected with vias to the first metal layer and overlapped with the second metal layer to form a second capacitor (C1, C2). At least one capacitance (C5, C6, C7, C8) in at least one of a junction between the at least one well and the substrate and between overlapped metal layers of the first metal layer, the second metal layer, and the third metal layer.