SEMICONDUCTOR DEVICE

예시적인 실시예들에 따른 반도체 장치는, 기판 내의 소자 분리 층에 의해 한정되는 활성 영역; 상기 활성 영역의 제1 영역 상의 자기-정렬(self-aligned) 패드 층; 상기 기판 상에서 일 방향으로 연장되고, 상기 활성 영역의 제2 영역과 전기적으로 연결되는 비트 라인; 및 상기 비트 라인의 측면 상에 배치되고, 상기 자기-정렬 패드 층의 일부와 연결되는 콘택 구조물을 포함하되, 상기 자기-정렬 패드 층은, 상기 활성 영역의 상기 제1 영역의 상부 측면을 따라 아래로 연장되고 상기 상부 측면의 적어도 일부를 둘러싸는 패드 돌출부를 포함하고, 상기 자기-정렬 패드 층의 측면은 상기 소자 분리 층과 접촉한다. A semiconductor device includes an active region (ACT) between portions of a device isolation layer (110) on a substrate (101), a self-aligned pad layer (130) on a first region (105b) of the active region (ACT), a bit line (BL) that is electrically connected to a second region (105a) of the active region (ACT), and a contact structure (160) on a side surface of the bit line (BL) and electrically connected to the self-aligned pad layer (130). The self-aligned pad layer (130) includes a pad protrusion that extends along an upper portion of a side surface of the first region (105b) of the active region (ACT), and a side of the self-aligned pad layer (130) is in contact with the device isolation layer (110).