Semiconductor package and method for fabricating the same

반도체 패키지가 제공된다. 반도체 패키지는 제1 수평 방향 및 제1 수평 방향과 수직인 제2 수평 방향에 의해 정의되는 평면에서 제1 영역 및 제1 영역을 둘러싸는 제2 영역을 포함하고, 제1 면 및 제1 면과 대향하는 제2 면이 정의되는 기판, 기판의 제1 면 상에 배치되는 배선 패턴, 기판의 제2 영역 상에서, 기판의 제2 면 상에 형성되는 제1 리세스, 기판의 제2 면 상에 배치되고, 제1 리세스의 내부를 완전히 채우는 후면 절연막, 기판의 제1 영역 및 후면 절연막을 관통하여 배선 패턴에 연결되는 관통 비아, 및 제1 리세스 상에서 후면 절연막에 의해 정의되는 제2 리세스를 포함한다. A semiconductor package includes: a substrate including a first region and a second region at least partially surrounding the first region in a plane defined by first and second horizontal directions, wherein the substrate has a first surface and a second surface opposed to the first surface; a wiring pattern disposed on the first surface of the substrate; a first recess formed on the second surface of the substrate and in the second region of the substrate; a back side insulating layer disposed on the second surface of the substrate, wherein the back side insulating layer fills an inside of the first recess; a through via penetrating through the first region of the substrate and the back side insulating layer, wherein the through via connects to the wiring pattern; and a second recess formed in the back side insulating layer and on the first recess.