Semiconductor device

반도체 장치가 제공된다. 반도체 장치는 기판, 기판의 내부에 배치되는 배선 패턴, 기판 상에 배치되는 패시베이션층, 패시베이션층 및 기판의 일부를 관통하여 배선 패턴까지 연장되는 제1 리세스, 제1 리세스의 내부에 배치되는 제1 부분 및 제1 부분 상에서 패시베이션층의 상면으로부터 수직 방향으로 돌출된 제2 부분을 포함하고, 배선 패턴과 연결되는 포스트, 포스트 상에 배치되는 제1 시드층, 제1 시드층 상에 배치되는 제1 하부 범프 및 제1 하부 범프 상에 배치되는 제1 상부 범프를 포함하는 시그널 범프, 및 시그널 범프와 수평 방향으로 이격되고, 배선 패턴과 전기적으로 절연되고, 패시베이션층 상에 배치되는 제2 시드층, 제2 시드층 상에 배치되는 제2 하부 범프 및 제2 하부 범프 상에 배치되는 제2 상부 범프를 포함하는 열 전달 범프를 포함하되, 열 전달 범프의 수평 방향의 폭은 시그널 범프의 수평 방향의 폭보다 크다. A semiconductor device including a substrate, a wiring pattern in the substrate, a passivation layer on the substrate, the passivation layer and the substrate including a first recess penetrating a part of each of the passivation layer and the substrate and extending toward the wiring pattern, a post connected to the wiring pattern and including a first portion within the first recess and a second portion on the first portion and protruding from a top surface of the passivation layer, a signal bump including a seed layer on the post, a lower bump on the seed layer, and an upper bump on the lower bump, and a heat transfer bump apart from the signal bump, electrically insulated from the wiring pattern, and including another seed layer on the passivation layer, another lower bump on the another seed layer, and another upper bump on the another lower bump may be provided.