MEMORY DEVICE AND OPERATING METHOD THEREOF

본 기술은 메모리 장치 및 이의 동작 방법에 관한 것으로, 메모리 장치는 복수의 워드라인 그룹에 대응하는 복수의 메모리 셀들을 포함하는 메모리 블록; 소거 동작 시 상기 메모리 블록의 소스 라인에 소거 전압을 인가하기 위한 소스라인 드라이버; 상기 소거 동작 시 상기 복수의 워드라인 그룹에 제1 동작 전압에서 제2 동작 전압으로 상승하는 동작 전압을 인가하기 위한 전압 생성 회로; 및 서스펜드 커맨드에 응답하여 상기 소거 동작을 중단시키는 서스펜드 동작을 수행하도록 상기 소스라인 드라이버 및 상기 전압 생성 회로를 제어하고, 상기...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KWANG MIN LIM, TAE UN YOUN, HYE LYOUNG LEE
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:본 기술은 메모리 장치 및 이의 동작 방법에 관한 것으로, 메모리 장치는 복수의 워드라인 그룹에 대응하는 복수의 메모리 셀들을 포함하는 메모리 블록; 소거 동작 시 상기 메모리 블록의 소스 라인에 소거 전압을 인가하기 위한 소스라인 드라이버; 상기 소거 동작 시 상기 복수의 워드라인 그룹에 제1 동작 전압에서 제2 동작 전압으로 상승하는 동작 전압을 인가하기 위한 전압 생성 회로; 및 서스펜드 커맨드에 응답하여 상기 소거 동작을 중단시키는 서스펜드 동작을 수행하도록 상기 소스라인 드라이버 및 상기 전압 생성 회로를 제어하고, 상기 서스펜드 동작의 수행 횟수에 기초하여 상기 소거 동작의 잔여 소거 펄스 횟수 및 상기 동작 전압이 상기 제1 동작 전압에서 상기 제2 동작 전압으로 상승하는 라이징 시점을 상기 복수의 워드라인 그룹별로 설정하는 제어 로직을 포함한다. The present technology relates to a memory device and a method of operating the memory device. The memory device includes a memory block including a plurality of memory cells corresponding to a plurality of word line groups, a source line driver configured to apply an erase voltage to a source line of the memory block during an erase operation, a voltage generation circuit configured to apply an operation voltage increasing from a first operation voltage to a second operation voltage to the plurality of word line groups during the erase operation, and a control logic configured to control the source line driver and the voltage generation circuit to perform a suspend operation of stopping the erase operation.