METHOD OF SCHEDULING FLOW AND ELECTRONIC DEVICE PERFORMING THE METHOD
플로우 스케줄링 방법 및 상기 방법을 수행하는 전자 장치가 개시된다. 다양한 실시예들에 전자 장치는 프로세서 및 상기 프로세서와 전기적으로 연결되고, 상기 프로세서에 의해 실행되는 명령어를 저장하는 메모리를 포함하고, 상기 프로세서는, 상기 명령어가 실행될 때, 복수의 단말 각각에 관한 버퍼에 입력된 패킷으로부터 플로우를 식별하고, 미리 설정된 주기마다, 상기 플로우에 따라 전송한 패킷의 크기를 식별하고, 상기 전송한 패킷의 크기에 기초하여, 상기 버퍼 내의 상기 플로우의 우선 순위를 결정하고, 상기 플로우의 우선 순위에 따라, 상...
Gespeichert in:
Hauptverfasser: | , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 플로우 스케줄링 방법 및 상기 방법을 수행하는 전자 장치가 개시된다. 다양한 실시예들에 전자 장치는 프로세서 및 상기 프로세서와 전기적으로 연결되고, 상기 프로세서에 의해 실행되는 명령어를 저장하는 메모리를 포함하고, 상기 프로세서는, 상기 명령어가 실행될 때, 복수의 단말 각각에 관한 버퍼에 입력된 패킷으로부터 플로우를 식별하고, 미리 설정된 주기마다, 상기 플로우에 따라 전송한 패킷의 크기를 식별하고, 상기 전송한 패킷의 크기에 기초하여, 상기 버퍼 내의 상기 플로우의 우선 순위를 결정하고, 상기 플로우의 우선 순위에 따라, 상기 플로우의 패킷을 상기 복수의 단말로 전송할 수 있다.
A flow scheduling method and an electronic device for performing the method are disclosed. In various embodiments, an electronic device may comprise a processor, and a memory which is electrically connected to the processor and stores an instruction executed by the processor, wherein, when the instruction is executed, the processor: identifies a flow from a packet input to a buffer associated with each of multiple terminals; in each preconfigured period, identifies a size of the packet transmitted according to the flow; determines the priority of the flow in the buffer on the basis of the size of the transmitted packet; and transmits the packet of the flow to the multiple terminals according to the priority of the flow. |
---|