SEMICONDUCTOR DEVICE

트랜지스터의 내압보다도 높은 전압 진폭의 출력 전압을 생성하는 반도체 장치에 있어서, 동작 속도를 저하시키지 않고 핫 캐리어 열화를 억제한다. P형 트랜지스터 MP0 및 P형 트랜지스터 MP2는, 전원 단자(11) 및 출력 단자(13) 사이에 직렬 접속된다. N형 트랜지스터 MN0 및 N형 트랜지스터 MN2는, 접지 단자(12) 및 전원 단자(13) 사이에 접속된다. N형 트랜지스터 MN2 및 P형 트랜지스터 MP2는, 입력 신호 VIN에 따라 상보적으로 온/오프된다. 게이트 전압 제어 회로(110)는, 드레인이 출력 단자(13)와 전기적으로 접속된 P형 트랜지스터 MP0의 게이트 전압 및 N형 트랜지스터 MN0의 게이트 전압 중 적어도 한쪽을, P형 트랜지스터 MP0 또는 N형 트랜지스터 MN0의 온을 유지한 후에, 출력 단자(13)의 출력 전압 VOUT에 추종시켜 변화시킨다. A first P-type transistor and a second P-type transistor are connected in series between a power supply terminal and an output terminal. A first N-type transistor and a second N-type transistor are connected between a ground terminal and a power supply terminal. The second N-type transistor and the second P-type transistor are complementarily turned on and off in accordance with an input signal. A gate voltage control circuit changes at least one of the gate voltage of the P-type transistor whose drain is electrically connected to the output terminal and the gate voltage of the N-type transistor by following the output voltage VOUT of the output terminal while keeping the P-type transistor or the N-type transistor on-states.