SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING OF THE SAME

순차적으로 적층되는 배선층들, 상기 배선층들 중 최하단의 배선층의 하부면 상에 제공되는 하부 기판 패드, 상기 최하단의 배선층의 상기 하부면 상에서 상기 하부 기판 패드를 덮는 보호막, 상기 배선층들 중 최상단의 배선층의 상부면 상에 제공되는 절연막, 상기 절연막 상의 상부 기판 패드, 상기 상부 기판 패드에 실장되는 반도체 칩, 및 상기 최상단의 배선층 상에서 상기 반도체 칩을 덮는 몰딩막을 포함하는 반도체 패키지를 제공하되, 상기 배선층들 각각은 절연 패턴, 및 상기 절연 패턴 내에 제공되는 배선 패턴을 포함하고, 상기 보호막은 상기 하부 기판 패드를 노출하는 개구들을 갖고, 상기 절연막의 두께는 상기 배선층들의 상기 절연 패턴의 두께보다 작고, 상기 상부 기판 패드의 두께는 상기 배선층들의 상기 배선 패턴의 두께보다 작을 수 있다. A semiconductor package includes stacked wiring layers, a lower substrate pad on a bottom surface of a lowermost wiring layer, a protection layer covering the lower substrate pad on the bottom surface of the lowermost wiring layer, a dielectric layer on a top surface of an uppermost wiring layer, an upper substrate pad on the dielectric layer, a semiconductor chip on the upper substrate pad, and a molding layer covering the semiconductor chip on the uppermost wiring layer. Each of the wiring layers includes a dielectric pattern and a wiring pattern therein. The protection layer has openings that expose the lower substrate pad. A thickness of the dielectric layer is less than that of the dielectric pattern in the wiring layers. A thickness of the upper substrate pad is less than that of the wiring pattern in the wiring layers.