METHOD OF FORMING THIN FILM TRANSISTORS
본원에서 개시되는 실시예들은 일반적으로 박막 트랜지스터들(TFTs)을 형성하는 방법들에 관한 것이다. 방법들은 하나 이상의 금속 산화물 층들 및/또는 폴리실리콘 층들을 형성하는 단계를 포함한다. 게이트 인터페이스(GI) 층이 유도 결합 플라즈마(ICP)를 갖는 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 프로세스를 사용하여 하나 이상의 금속 산화물 층들 및/또는 폴리실리콘 층들 위에 증착된다. HDP-CVD 층을 사용하여 GI 층을 증착하는 것은 GI 층이 상부에 증착된 금속 산화물 층의 이동도의 예기치 않은 증가를 가져온다....
Gespeichert in:
Hauptverfasser: | , , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 본원에서 개시되는 실시예들은 일반적으로 박막 트랜지스터들(TFTs)을 형성하는 방법들에 관한 것이다. 방법들은 하나 이상의 금속 산화물 층들 및/또는 폴리실리콘 층들을 형성하는 단계를 포함한다. 게이트 인터페이스(GI) 층이 유도 결합 플라즈마(ICP)를 갖는 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 프로세스를 사용하여 하나 이상의 금속 산화물 층들 및/또는 폴리실리콘 층들 위에 증착된다. HDP-CVD 층을 사용하여 GI 층을 증착하는 것은 GI 층이 상부에 증착된 금속 산화물 층의 이동도의 예기치 않은 증가를 가져온다.
Embodiments disclosed herein generally relate to methods of forming thin film transistors (TFTs). The methods include forming one or more metal oxide layers and/or poly-silicon layers. A gate interface (Gl) layer is deposited over the one or more metal oxide layers and/or poly-silicon layers using a high-density plasma chemical vapor deposition (HDP-CVD) process with an inductively-coupled plasma (ICP). Depositing the Gl layer using HDP-CVD layer results in an unexpected increase in mobility of the metal oxide layer deposited thereon. |
---|