CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE HAVING THE SAME

실시 예에 따른 회로 기판은 수평 방향으로 구분된 제1 영역 및 제2 영역을 포함하는 제1 절연층; 상기 제1 절연층의 상기 제1 영역 상에 배치된 제1 패턴부 및 상기 절연층의 상기 제2 영역 상에 배치된 제2 패턴부를 포함하는 제1 회로 패턴층; 및 상기 제1 절연층 상에 배치된 제1 보호층을 포함하고, 상기 제1 보호층은, 상기 제1 영역과 전체적으로 수직으로 중첩된 제1 개구; 및 상기 제2 영역과 부분적으로 수직으로 중첩된 제2 개구를 포함하고, 상기 제2 패턴부의 상면은 상기 제1 절연층의 상면보다 낮게 위치하고, 상기 제1 패턴부의 상면의 적어도 일부는 상기 제2 패턴부의 상면보다 낮게 위치한다. A circuit board according to an embodiment comprises: an insulating layer which includes an upper surface and a lower surface and has a recess which is recessed from the upper surface toward the lower surface; and a circuit pattern layer disposed within the recess of the insulating layer, wherein the circuit pattern layer includes a first circuit pattern portion and a second circuit pattern portion that are horizontally spaced apart, at least a portion of the upper surface of the first circuit pattern portion is lower than the upper surface of the insulating layer and the upper surface of the second circuit pattern portion, and the upper surface of the second circuit pattern portion is lower than the upper surface of the insulating layer.