3 BOUNDARY GATE STRUCTURE FOR DIFFUSION BREAK IN 3D-STACKED SEMICONDUCTOR DEVICE

Provided is a 3D stacked semiconductor device which comprises: a lower active region which is divided by at least one lower boundary gate structure into a lower first active sub region and a lower second active sub region; and an upper active region which is placed on the lower active region and is divided by at least one upper boundary gate structure into an upper first active sub region and an upper second active sub region. At least one of the lower boundary gate structure and the upper boundary gate structure is reversely biased to electrically separate the lower first active sub region from the lower second active sub region and/or electrically separate the upper first active sub region from the upper second active sub region. According to the present invention, the 3D stacked semiconductor device, having the gate structure form a diffusion break structure thereof, can be provided. 적어도 하나의 하부 경계 게이트 구조물에 의해 하부 제1 액티브 서브 영역 및 하부 제2 액티브 서브 영역으로 구분되는 하부 액티브 영역 상기 하부 액티브 영역 상에 배치되고, 적어도 하나의 상부 경계 게이트 구조물에 의해 상부 제1 액티브 서브 영역 및 상부 제2 액티브 서브 영역으로 구분되는 상부 액티브 영역을 포함하되, 상기 하부 경계 게이트 구조물 및 상기 상부 경계 게이트 구조물 중 적어도 하나는 역방향 바이어스되어, 상기 하부 제1 액티브 서브 영역을 상기 하부 제2 액티브 서브 영역으로부터 전기적으로 분리 및/또는 상기 상부 제1 액티브 서브 영역을 상기 상부 제2 액티브 서브 영역으로부터 전기적으로 분리하는 3차원 스택 반도체 장치를 제공한다.