Method for manufacturing semiconductor device

The technical idea of the present invention is to provide a method of manufacturing a semiconductor device capable of preventing failure of a source/drain contact. The method of manufacturing a semiconductor device comprises the steps of: forming, on a substrate, dummy gates extending in a first direction and spaced apart from each other along a second direction perpendicular to the first direction; forming a first oxide film covering the dummy gates, and removing an upper portion of the first oxide film through CMP to open an upper surface of the dummy gates; etching the upper portion of the first oxide film and the dummy gates using a hard mask pattern to form a recess region; filling the recess region with a first nitride film, and removing an upper portion of the first nitride film to open an upper surface of the first oxide film; forming a second oxide film on the first nitride film and the first oxide film, and removing an upper portion of the second oxide film and the hard mask pattern to open the upper surface of the dummy gates; and removing a part of upper portions of the first oxide film and the second oxide film and filling the same with a second nitride film. 본 발명의 기술적 사상은, 소스/드레인 콘택의 불량을 방지할 수 있는 반도체 소자 제조방법을 제공한다. 그 반도체 소자 제조방법은, 기판 상에, 제1 방향으로 연장하고 상기 제1 방향에 수직하는 제2 방향을 따라 서로 이격된 더미 게이트를 형성하는 단계; 상기 더미 게이트를 덮는 제1 산화막을 형성하고, CMP를 통해 상기 제1 산화막의 상부 부분을 제거하여, 상기 더미 게이트의 상면을 오픈 시키는 단계; 하드 마스크 패턴을 이용하여 상기 제1 산화막의 상부 부분과 더미 게이트를 식각하여, 리세스 영역을 형성하는 단계; 상기 리세스 영역을 제1 질화막으로 채우고, 상기 제1 질화막의 상부 부분을 제거하여 상기 제1 산화막의 상면을 오픈시키는 단계; 상기 제1 질화막과 제1 산화막 상에 제2 산화막을 형성하고, 상기 제2 산화막의 상부 부분과 상기 하드 마스크 패턴을 제거하여 상기 더미 게이트의 상면을 오픈 시키는 단계; 및 상기 제1 산화막과 제2 산화막의 상부 일부를 제거하고 제2 질화막으로 채우는 단계;를 포함한다.