SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

The present disclosure relates to a semiconductor device and a manufacturing method thereof. In accordance with one embodiment, the semiconductor device includes: a substrate including a cell array region and an extension region; a gate stack structure including an interlayer insulation layer and a...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KIM JUNHYOUNG, YOO BYUNGIK, SONG SEUNGMIN, LIM JOON SUNG, LEE SEUNGMIN
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:The present disclosure relates to a semiconductor device and a manufacturing method thereof. In accordance with one embodiment, the semiconductor device includes: a substrate including a cell array region and an extension region; a gate stack structure including an interlayer insulation layer and a gate electrode layer alternately stacked on the substrate, and extended from the cell array region to the extension region; a channel structure extended in a direction intersecting with the substrate through a part of the gate stack structure located in the cell array region; and a contact structure electrically connected to a gate electrode layer in a part of the gate stack structure located in the extension region, wherein the contact structure includes a through structure extended in a direction parallel to the channel structure, a first insulating layer surrounding an outer wall of the through structure, and a first conductive layer located above the first insulating layer and electrically connected with the gate electrode layer, wherein at least one part of the through structure entirely penetrates the part of the gate stack structure located in the extension region from the most adjacent part to the substrate to the furthest part from the substrate, and the other part of the through structure is surrounded by the first insulating layer. Therefore, the present invention is capable of reducing process costs for manufacturing a semiconductor device. 본 개시는 반도체 장치 및 이의 제조 방법에 관한 것으로, 일 실시예에 따른 반도체 장치는 셀 어레이 영역과 연결 영역(extension region)을 포함하는 기판, 상기 기판 위에 교대로 적층된 층간 절연층 및 게이트 전극층을 포함하고, 상기 셀 어레이 영역으로부터 상기 연결 영역까지 연장되어 있는 게이트 적층 구조물, 상기 셀 어레이 영역에 위치하는 상기 게이트 적층 구조물의 부분을 관통하여 상기 기판과 교차하는 방향으로 연장된 채널 구조물, 및 상기 연결 영역에 위치한 상기 게이트 적층 구조물의 부분의 게이트 전극층과 전기적으로 연결되는 콘택 구조물을 포함하고, 상기 콘택 구조물은, 상기 채널 구조물과 나란한 방향으로 연장되는 관통 구조물, 상기 관통 구조물의 외측벽을 둘러싸는 제1 절연층, 및 상기 제1 절연층의 위에 위치하고, 상기 게이트 전극층과 전기적으로 연결되는 제1 도전층을 포함하고, 상기 관통 구조물의 적어도 일부는 상기 연결 영역에 위치한 상기 게이트 적층 구조물의 부분을 상기 기판에 가장 인접한 부분으로부터 상기 기판으로부터 가장 먼 부분까지 전체적으로 관통하고, 상기 관통 구조물의 다른 일부는 상기 제1 절연층에 의해 둘러싸여 있다.