Semiconductor device to improve isolation breakdown voltage

The present invention proposes a semiconductor device which is able to increase an isolation breakdown voltage (ISO BV) and minimize process variability. According to the present invention, the semiconductor device comprises: a semiconductor substrate including a semiconductor layer with a first con...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: PANG YON SUP
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:The present invention proposes a semiconductor device which is able to increase an isolation breakdown voltage (ISO BV) and minimize process variability. According to the present invention, the semiconductor device comprises: a semiconductor substrate including a semiconductor layer with a first conduction type; an undoped silicon layer formed on the semiconductor layer with the first conduction type; a first and second deep trench isolations (DTIs) formed from a surface of the substrate to the undoped silicon layer; and an embedded layer with a second conductive type formed on the undoped silicon layer. In addition, the undoped silicon layer is formed by surrounding a lower surface of the first and second DTIs. The thickness of the undoped silicon layer is greater than the thickness of the embedded layer with the second conductive type. 본 발명은 아이솔레이션 항복 전압(ISO BV)의 증가 및 공정 변동성을 최소화할 수 있는 반도체 소자를 제안한다. 본 발명의 반도체 소자는, 제1 도전형의 반도체 층을 포함하는 반도체 기판, 상기 제1 도전형의 반도체 층 상에 형성된 언돕트(undoped) 실리콘 층, 상기 기판 표면에서 상기 언돕트(undoped) 실리콘 층까지 형성된 제1 및 제2 깊은 트렌치 아이솔레이션(DTI) 및 상기 언돕트(undoped) 실리콘 층 상에 형성된 제2 도전형의 매몰 층을 포함하여 구성된다. 그리고 상기 언돕트 실리콘 층은 상기 제1 및 제2 깊은 트렌치 아이솔레이션(DTI)의 하면을 감싸면서 형성되고, 상기 언돕트 실리콘 층의 두께는 상기 제2 도전형의 매몰 층의 두께보다 두껍게 형성된다.