Semiconductor memory device and method for fabricating the same

Provided is a semiconductor memory device which can improve reliability and performance. The semiconductor memory device comprises: a substrate including an active area defined by an element isolation layer; a word line crossing the active area in a first direction; a bit line crossing the active area on the substrate and extending in a second direction that is different from the first direction; and a bit line contact directly connected to the bit line and the active area between the substrate and the bit line. The bit line contact includes a lower bit line contact directly connected to the active area and an upper bit line contact on the lower bit line contact. The lower bit line contact is in contact with the upper bit line contact. A width of an upper surface of the lower bit line contact in the second direction is greater than a width of a lower surface of the upper bit line contact in the second direction. 신뢰성 및 성능을 개선할 수 있는 반도체 메모리 장치를 제공하는 것이다. 반도체 메모리 장치는 소자 분리막에 의해 정의된 활성 영역을 포함하는 기판, 활성 영역을 제1 방향으로 가로지르는 워드 라인, 기판 상에, 활성 영역을 가로지르고, 제1 방향과 다른 제2 방향으로 연장된 비트 라인, 기판 및 비트 라인 사이에, 비트 라인 및 활성 영역과 직접 연결된 비트 라인 컨택을 포함하고, 비트 라인 컨택은 활성 영역과 직접 연결된 하부 비트 라인 컨택과, 하부 비트 라인 컨택 상의 상부 비트 라인 컨택을 포함하고, 하부 비트 라인 컨택은 상부 비트 라인 컨택과 접촉하고, 하부 비트 라인 컨택의 상면의 제2 방향으로의 폭은 상부 비트 라인 컨택의 하면의 제2 방향으로의 폭보다 크다.