Low power dual edge triggered flip-flop and operation method thereof

A dual edge trigger flip-flop operating at low power and an operating method thereof according to a preferred embodiment of the present invention, can reduce a power consumption of a flip-flop by enabling an input value to be reflected as a normal output value not only on a rising edge of a clock signal but also on a falling edge, and can reduce a setup time, which is a minimum time required for the input value before an edge of a leakage current and the clock signal to be transmitted to an output value, by shutting-off a circuit in a certain case using a MOSFET controlled by the clock signal. The dual edge trigger flip-flop comprises: an input part; an output part; and a control part. 본 발명의 바람직한 실시예에 따른 저전력으로 동작하는 듀얼 엣지 트리거 플립-플랍 및 이의 동작 방법은, 클락 신호의 상승 엣지(rising edge)뿐만 아니라 하강 엣지(falling edge)에서도 입력값이 정상적인 출력값으로 반영되도록 함으로써, 플립-플랍의 전력 소모를 감소시킬 수 있고, 클락 신호로 제어하는 모스펫(MOSFET)을 이용하여 회로를 특정 경우에 셧-오프(shut-off)함으로써, 누설 전류 및 클락 신호의 엣지 전 입력값이 출력값으로 전달되기 위해 필요한 최소한의 시간인 셋업 타임(setup time)을 감소시킬 수 있다.