PIXEL AND DISPLAY DEVICE

A pixel according to one embodiment of the present invention comprises: a first capacitor connected between a first node and a second node; a second capacitor connected between a first driving voltage line providing a first driving voltage and the first node; a light-emitting diode including a first...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: YANG GUNWOO
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A pixel according to one embodiment of the present invention comprises: a first capacitor connected between a first node and a second node; a second capacitor connected between a first driving voltage line providing a first driving voltage and the first node; a light-emitting diode including a first electrode and a second electrode connected to a second driving voltage line providing a second driving voltage; a first transistor including the first electrode, the second electrode, and a gate; a second transistor including the first electrode, the second electrode, and the gate; a third transistor including the first electrode electrically connected to the first node, the second electrode electrically connected to a reference voltage line, and the gate receiving a compensation scan signal; and a fourth transistor including the first electrode electrically connected to the first electrode of the first transistor, the second electrode electrically connected to the first node, and the gate receiving an initialization scan signal. According to the present invention, reliability is improved. 본 발명의 일 실시예에 따른 화소는 제1 노드 및 제2 노드 사이에 연결된 제1 커패시터, 제1 구동 전압을 제공하는 제1 구동 전압 라인 및 상기 제1 노드 사이에 연결된 제2 커패시터, 제1 전극 및 제2 구동 전압을 제공하는 제2 구동 전압 라인과 연결된 제2 전극을 포함하는 발광 다이오드, 제1 전극, 제2 전극, 및 게이트를 포함하는 제1 트랜지스터, 제1 전극, 제2 전극, 및 게이트를 포함하는 제2 트랜지스터, 상기 제1 노드와 전기적으로 연결된 제1 전극, 기준 전압 라인과 전기적으로 연결된 제2 전극, 및 보상 스캔 신호를 수신하는 게이트를 포함하는 제3 트랜지스터, 및 상기 제1 트랜지스터의 상기 제1 전극과 전기적으로 연결되는 제1 전극, 상기 제1 노드와 전기적으로 연결되는 제2 전극, 및 초기화 스캔 신호를 수신하는 게이트를 포함하는 제4 트랜지스터를 포함할 수 있다.