Semiconductor devices

The present invention relates to a semiconductor device comprising: a bit line extending in a first horizontal direction on a substrate; a channel layer disposed on the bit line, extending in a vertical direction, including a first oxide semiconductor material containing indium, and including first...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: LEE JUNG HAN, TAK YONG SUK, YUN JI WON, KIM YU RIM, KIM TEA WON
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:The present invention relates to a semiconductor device comprising: a bit line extending in a first horizontal direction on a substrate; a channel layer disposed on the bit line, extending in a vertical direction, including a first oxide semiconductor material containing indium, and including first sidewalls and second sidewalls; a gate electrode disposed on the first sidewall of the channel layer; a contact formation area disposed above and on the top surface of the second sidewall of the channel layer, including a second oxide semiconductor material containing indium, and having resistivity lower than that of the channel layer; a contact layer disposed on the contact formation area; and a capacitor structure disposed on the top surface of the contact layer. Accordingly, a leakage current can be reduced. 반도체 장치는, 기판 상에서 제1 수평 방향으로 연장되는 비트 라인; 상기 비트 라인 상에 배치되고, 수직 방향으로 연장되며, 인듐을 포함하는 제1 산화물 반도체 물질을 포함하며, 제1 측벽과 제2 측벽을 포함하는 채널층; 상기 채널층의 상기 제1 측벽 상에 배치되는 게이트 전극; 상기 채널층의 상기 제2 측벽의 상측 및 상면 상에 배치되고, 인듐을 포함하는 제2 산화물 반도체 물질을 포함하며, 상기 채널층의 비저항보다 낮은 비저항을 갖는, 콘택 형성 영역; 상기 콘택 형성 영역 상에 배치되는 콘택층; 및 상기 콘택층의 상면 상에 배치되는 커패시터 구조물을 포함한다.