Non-volatile Memory Device

A non-volatile memory device includes a first semiconductor chip and a second semiconductor chip. The first semiconductor chip includes gate electrodes, channel structures in a first region, first to third cell contact plugs connected to the gate electrodes in a second region, a linear metal pattern extended in the first direction and first to third upper bonding pads. The second semiconductor chip includes first to third lower bonding pads, first peripheral circuit elements overlapped to the channel structures and second and third peripheral circuit elements overlapping to the cell contact plugs. The first cell contact plug is connected to the first peripheral circuit element through the linear metal pattern, the first upper bonding pad and the first lower bonding pad. The second cell contact plug is connected to the second peripheral circuit element through the second upper bonding pad and the second lower bonding pad. The third cell contact plug is connected to the third peripheral circuit element through the third upper bonding pad and the third lower bonding pad. The second and third upper bonding pads have different widths in the first direction, or the second and third lower bonding pads are different in the first direction. The present invention can reduce the number and/or wiring complexity of metal layers. 비휘발성 메모리 장치는 제1 반도체 칩과 제2 반도체 칩을 포함한다. 제1 반도체 칩은 게이트 전극들, 제1 영역의 채널 구조체들, 제2 영역에서 게이트 전극들에 각각 연결된 제1 내지 제3 셀 컨택 플러그들, 제1 방향으로 연장된 선형 메탈 패턴과 제1 내지 제3 상부 본딩 패드들을 포함한다. 제2 반도체 칩은 제1 내지 제3 하부 본딩 패드들, 채널 구조체들에 오버랩되는 제1 주변 회로 소자와 셀 컨택 플러그들에 오버랩되는 제2 및 제3 주변 회로 소자들을 포함한다. 제1 셀 컨택 플러그는 선형 메탈 패턴, 제1 상부 본딩 패드과 제1 하부 본딩 패드를 통해 제1 주변 회로 소자에 연결되고, 제2 셀 컨택 플러그는 제2 상부 본딩 패드 및 제2 하부 본딩 패드를 통해 제2 주변 회로 소자에 연결되며, 제3 셀 컨택 플러그는 제3 상부 본딩 패드 및 제3 하부 본딩 패드를 통해 제3 주변 회로 소자에 연결되고, 제2 및 제3 상부 본딩 패드들은 제1 방향으로 너비가 서로 다르거나, 또는 제2 및 제3 하부 본딩 패드들은 제1 방향으로 너비가 서로 다르다.