1 one-bit full adder

The present invention relates to a one-bit full adder. The disclosed one-bit full adder may include: a first operation unit which includes a first input part configured to receive a carry-in signal and a first exclusive NOR (XNOR) operation part serially connected to the first input part; and a second operation unit which includes a second input part configured to receive an inverted signal of the carry-in signal and a second XNOR operation part serially connected to the second input part. Here, the first and second operation units are connected in parallel through a first bit line, to which an addition output signal of the one-bit full adder is provided, and each of the first and second XNOR operation parts includes a plurality of ferroelectric field effect transistor (FeFET) elements. Therefore, the one-bit full adder can be realized with a reduced number of elements. 1 비트 전가산기(full adder)가 개시된다. 개시된 1 비트 전가산기는, 캐리입력(carry-in) 신호를 입력받도록 구성된 제1 입력부 및 상기 제1 입력부에 직렬 접속된 제1 XNOR(exclusive NOR) 연산부를 포함하는 제1 연산부, 및 상기 캐리입력 신호의 반전 신호(inverted signal)를 입력받도록 구성된 제2 입력부 및 상기 제2 입력부에 직렬 접속된 제2 XNOR 연산부를 포함하는 제2 연산부를 포함할 수 있다. 여기서 상기 제1 연산부 및 상기 제2 연산부는 상기 1 비트 전가산기의 가산출력 신호가 제공되는 제1 비트 라인을 통해 병렬 접속되고, 상기 제1 XNOR 연산부 및 상기 제2 XNOR 연산부의 각각은 두 개의 FeFET(Ferroelectric Field Effect Transistor) 소자를 포함하여 구성될 수 있다.