Page buffer semiconductor memory device having the same and operating method thereof

The present technology relates to a page buffer, a semiconductor memory device including the same, and an operating method of the semiconductor memory device. The page buffer includes: a precharge unit for precharging the bit line to a certain level; a comparison signal output circuit for generating a first output signal by comparing the voltage of the bit line with a reference voltage; a pulse width adjustment circuit for generating a second output signal which expands the pulse width of the first output signal by a set multiple; and a register for sensing data based on the pulse width of the second output signal and outputting the sensed data. 본 기술은 페이지 버퍼, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법에 관한 것으로, 페이지 버퍼는 비트라인을 일정 레벨로 프리차지하기 위한 프리차지부; 상기 비트라인의 전압과 기준 전압을 비교하여 제1 출력 신호를 생성하기 위한 비교 신호 출력 회로; 상기 제1 출력 신호의 펄스폭을 설정된 배수만큼 확장시킨 제2 출력 신호를 생성하기 위한 펄스폭 조절 회로; 및 상기 제2 출력 신호의 펄스폭에 기초하여 데이터를 센싱하고, 상기 센싱된 데이터를 출력하기 위한 레지스터를 포함한다.