SEMICONDUCTOR DEVICE

A semiconductor device according to one embodiment of the present invention comprises: a plurality of sampler circuits which receive a plurality of offset clock signals or a plurality of dividing clock signals, and sample a data signal individually corresponding to the plurality of dividing clock signals; and a calibration circuit which applies a first offset clock signal among a plurality of offset clock signals to a first sampler circuit among a plurality of sampler circuits, applies a second offset clock signal which has the opposite phase to that of the first offset clock signal among the plurality of offset clock signals to the second sampler circuit among the plurality of sampler circuits, and generates a first offset control signal to control the offset of the first sampler circuit based on the output of the first sampler circuit which is outputted in response to the first offset clock signal. Therefore, kickback noise may be offset. 일 실시예에 따른 반도체 장치는 복수의 오프셋 클록 신호 또는 복수의 분주 클록 신호를 수신하며, 복수의 분주 클록 신호에 각각 응답하여 데이터 신호를 샘플링하는 복수의 샘플러 회로, 그리고 복수의 샘플러 회로 중 제1 샘플러 회로에 복수의 오프셋 클록 신호 중 제1 오프셋 클록 신호를 인가하고 복수의 샘플러 회로 중 제2 샘플러 회로에 복수의 오프셋 클록 신호 중 제1 오프셋 클록 신호와 반대 위상을 갖는 제2 오프셋 클록 신호를 인가하며, 제1 오프셋 클록 신호에 응답하여 출력되는 제1 샘플러 회로의 출력에 기초해서 제1 샘플러 회로의 오프셋을 조절하는 제1 오프셋 조절 신호를 생성하는 캘리브레이션 회로를 포함한다.