SEMICONDUCTOR PACKAGE

According to an embodiment of the present invention, a semiconductor package comprises: a substrate including an insulation layer; a plurality of pads arranged on the insulation layer, a surface protection layer covering the insulation layer, and having first penetrating holes exposing at least a part of the insulation layer, and second penetrating holes exposing at least a part of each of the plurality of pads, a plurality of first dummy patterns extended from the plurality of pads to the first penetrating holes, and a plurality of second dummy patterns extended from the first penetrating holes to corners of the insulation layer; a semiconductor chip arranged on the substrate, and including access terminals electrically connected to the plurality of pads exposed through the second penetrating holes; and a sealing material sealing at least a part of the semiconductor chip and filling the first penetrating holes. Distances between the first penetrating holes are longer than the distances between the second penetrating holes. Therefore, the degree of freedom in design of a wiring pattern can be improved. 본 발명의 일 실시예는, 절연층, 상기 절연층 상에 배치된 복수의 패드들, 상기 절연층을 덮으며 상기 절연층의 적어도 일부를 노출시키는 제1 관통홀들과 상기 복수의 패드들 각각의 적어도 일부를 노출시키는 제2 관통홀들을 갖는 표면 보호층, 상기 복수의 패드들로부터 상기 제1 관통홀들까지 연장된 복수의 제1 더미 패턴들, 및 상기 제1 관통홀들로부터 상기 절연층의 모서리까지 연장된 복수의 제2 더미 패턴들을 포함하는 기판; 상기 기판 상에 배치되고, 상기 제2 관통홀들을 통해서 노출된 상기 복수의 패드들에 전기적으로 연결된 접속 단자들을 포함하는 반도체 칩; 및 상기 반도체 칩의 적어도 일부를 봉합하고, 상기 제1 관통홀들을 채우는 봉합재를 포함하고, 상기 제1 관통홀들 사이의 이격 거리는 상기 제2 관통홀들 사이의 이격 거리보다 큰 반도체 패키지를 제공한다.