MULTILAYER CAPACITOR

An embodiment of the present invention provides a multilayer capacitor including: a body including a dielectric layer and a plurality of internal electrodes stacked with the dielectric layer interposed therebetween; and an external electrode including an electrode layer formed outside the body and c...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: RYU CHUNG HYEON, CHOI BYEONG GUK, KIM SEUNG BEEN, KIM DONG YEONG
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:An embodiment of the present invention provides a multilayer capacitor including: a body including a dielectric layer and a plurality of internal electrodes stacked with the dielectric layer interposed therebetween; and an external electrode including an electrode layer formed outside the body and connected to the internal electrode. The body has first and second surfaces for exposing the plurality of internal electrodes and facing each other and third and fourth surfaces connected to the first and second surfaces and facing each other in the stacking direction of the plurality of internal electrodes. The electrode layer includes a first area covering the first and second surfaces and a second area covering the third and fourth surfaces and having a lower surface roughness than the first area. Accordingly, at least one of the characteristics of the external electrode, such as miniaturization, thickness uniformity, etc. can be improved. 본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디 및 상기 바디 외부에 형성되어 상기 내부 전극과 접속된 전극층을 포함하는 외부 전극을 포함하며, 상기 바디는 상기 복수의 내부 전극이 노출되며 서로 마주보는 제1면 및 제2면과, 상기 제1면 및 제2면과 연결되며 상기 복수의 내부 전극의 적층 방향으로 서로 마주보는 제3면 및 제4면을 포함하며, 상기 전극층은 상기 제1면 및 제2면을 커버하는 제1 영역 및 상기 제3면 및 제4면을 커버하며 상기 제1 영역보다 표면 조도가 낮은 제2 영역을 포함하는 적층형 커패시터를 제공한다.