Neuromorphic semiconductor devices and operating methods
A neuromorphic semiconductor element according to one embodiment of the present invention comprises: a first synapse array comprising a first synapse element having a first weight; a second synapse array comprising a second synapse element configured to adjust a second weight symmetrically for a str...
Gespeichert in:
| Hauptverfasser: | , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | A neuromorphic semiconductor element according to one embodiment of the present invention comprises: a first synapse array comprising a first synapse element having a first weight; a second synapse array comprising a second synapse element configured to adjust a second weight symmetrically for a strengthening or weakening operation; and a control part that configures a single synapse through the first synapse element and second synapse elements and determines a final weight by accessing the first weight and the second weight together during a reading process. Therefore, the present invention is capable of providing the neuromorphic semiconductor element that can guarantee a high neural network learning performance.
본 발명의 일 실시예에 따른 뉴로모픽 반도체 소자는 제1 가중치를 가지는 제1 시냅스 소자를 포함하는 제1 시냅스 어레이와, 강화 또는 약화 연산에 대하여 대칭적으로 제2 가중치를 조절하도록 구성되는 제2 시냅스 소자를 포함하는 제2 시냅스 어레이와, 상기 제1 시냅스 소자 및 제2 시냅스 소자들을 통해 단일 시냅스를 구성하고, 읽기 과정에서 상기 제1 가중치 및 제2 가중치들을 함께 액세스하여 최종 가중치를 결정하는 제어부를 포함하는 것을 특징으로 한다. |
|---|