SEMICONDUCTOR DEVICE

A semiconductor device according to one embodiment of the present invention comprises: a plurality of gate electrode layers stacked in a first direction perpendicular to an upper surface of a substrate; a plurality of channel structures penetrating the plurality of gate electrode layers and extending in the first direction; a plurality of first separation regions extending in a second direction parallel to the upper surface of the substrate and dividing the plurality of gate electrode layers into a plurality of blocks; and a plurality of second separation regions extending in the second direction within each of the plurality of blocks, wherein each of the plurality of first separation regions includes only a first vertical insulating layer and at least one of the plurality of second separation regions includes a second vertical insulating layer and a conductive layer. According to the present invention, heat is generated in the conductive layer before a program operation such that the reliability of the semiconductor device can be improved by increasing the voltage margin of memory cells after the program operation is completed. 본 발명의 일 실시예에 따른 반도체 장치는, 기판의 상면에 수직하는 제1 방향으로 적층되는 복수의 게이트 전극층들, 상기 복수의 게이트 전극층들을 관통하며 상기 제1 방향으로 연장되는 복수의 채널 구조체들, 상기 기판의 상면에 평행한 제2 방향으로 연장되며, 상기 복수의 게이트 전극층들을 복수의 블록들로 분할하는 복수의 제1 분리 영역들, 및 상기 복수의 블록들 각각의 내에서 상기 제2 방향으로 연장되는 복수의 제2 분리 영역들을 포함하며, 상기 복수의 제1 분리 영역들 각각은 제1 수직 절연층만을 포함하고, 상기 복수의 제2 분리 영역들 중 적어도 하나는 제2 수직 절연층 및 도전층을 포함한다.