SEMICONDUCTOR DEVICE

One embodiment of the present invention provides a semiconductor device comprising: a first semiconductor chip including first pads and a first insulating layer surrounding the first pads; a second semiconductor chip including second upper pads in contact with the first pads of a first group, a second insulating layer surrounding the second upper pads to come in contact with the first insulating layer, and a second lower pad located opposite to the second upper pads, and through-electrodes connecting the second upper pads and the second lower pads; a third semiconductor chip including third upper pads in contact with the first pads of a second group, an upper barrier layer extending along the bottom and side surfaces of the third upper pads, a third insulating layer surrounding the third upper pads to come in contact with the first insulating layer, third lower pads located opposite the third upper pads, a lower barrier layer extending along the upper surface of the third lower pads, and dummy electrode structures connecting the third upper pads and the third lower pads; an encapsulant disposed below the first semiconductor chip and sealing at least a part of each of the second and third semiconductor chips; and bump structures disposed below the encapsulant, the second and third semiconductor chips and electrically connected to the second lower pads and the third lower pads, wherein the sides of the third lower pads are covered by the encapsulant. Accordingly, the semiconductor device having improved reliability is provided. 본 발명의 일 실시예는, 제1 패드들, 및 상기 제1 패드들을 둘러싸는 제1 절연층을 포함하는 제1 반도체 칩; 제1 그룹의 상기 제1 패드들에 접하는 제2 상부 패드들, 상기 제2 상부 패드들을 둘러싸며 상기 제1 절연층에 접하는 제2 절연층, 상기 제2 상부 패드들의 반대에 위치하는 제2 하부 패드들, 및 상기 제2 상부 패드들과 상기 제2 하부 패드들을 서로 연결하는 관통 전극들을 포함하는 제2 반도체 칩; 제2 그룹의 상기 제1 패드들에 접하는 제3 상부 패드들, 상기 제3 상부 패드들의 하면 및 측면을 따라서 연장된 상부 배리어층, 상기 제3 상부 패드들을 둘러싸며 상기 제1 절연층에 접하는 제3 절연층, 상기 제3 상부 패드들의 반대에 위치하는 제3 하부 패드들, 상기 제3 하부 패드들의 상면을 따라서 연장된 하부 배리어층, 및 상기 제3 상부 패드들과 상기 제3 하부 패드들을 서로 연결하는 더미 전극 구조물들을 포함하는 제3 반도체 칩; 상기 제1 반도체 칩의 아래에 배치되고, 상기 제2 및 제3 반도체 칩 각각의 적어도 일부를 봉합하는 봉합재; 및 상기 봉합재, 상기 제2 및 제3 반도체 칩의 아래에 배치되고, 상기 제2 하부 패드들 및 상기 제3 하부 패드들과 전기적으로 연결된 범프 구조물들을 포함하고, 상기 제3 하부 패드들의 측면은 상기 봉합재로 덮인 반도체 장치를 제공한다.