SEMICONDUCTOR DEVICE AND SYSTEM INCLUDING THE SAME

A semiconductor device according to one embodiment of the present invention comprises: a plurality of ports sending and receiving data on a PCI express (PCIe) interface; a link training and status state machine (LTSSM) performing link-up to set up a plurality of lanes in the plurality of the ports; and a PCIe controller including a memory that stores an order in which the LTSSM executed states in a reference order after successful link-up, wherein the PCIe controller changes at least one of PHY parameters until the order of states the LTSSM executes matches the reference order for link-up to be completed when calibration operation to adjust the PHY parameters starts. Accordingly, PHY parameters can be adjusted as needed to allow data communication meeting optimal conditions to be effectively implemented. 본 발명의 일 실시예에 따른 반도체 장치는, PCI 익스프레스(PCI express, PCIe) 인터페이스에서 데이터를 주고받는 복수의 포트들, 및 상기 복수의 포트들에 복수의 레인(lane)들을 설정하는 링크 업을 실행하는 LTSSM(Link Training and Status State Machine), 및 링크 업에 성공한 상기 LTSSM이 상태들을 실행한 순서를 기준 순서로 저장하는 메모리를 포함하는 PCIe 컨트롤러를 포함하며, 상기 PCIe 컨트롤러는, PHY 파라미터들을 조정하는 캘리브레이션 동작이 시작되면, 링크 업이 완료하기 위해 상기 LTSSM이 실행하는 상태들의 순서가 상기 기준 순서와 일치할 때까지, 상기 PHY 파라미터들 중 적어도 하나를 변경한다.