BIAS CIRCUIT AND MICROWAVE AMPLIFIER HAVING THEREOF

Provided is a bias circuit of a superhigh frequency wave amplifier made of an input matching circuit and an output matching circuit respectively formed on an input end and an output end of an active element. The bias circuit comprises: a first microstrip line and a second microstrip line which are r...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: CHANG DONG PIL, JEONG JIN CHEOL
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Provided is a bias circuit of a superhigh frequency wave amplifier made of an input matching circuit and an output matching circuit respectively formed on an input end and an output end of an active element. The bias circuit comprises: a first microstrip line and a second microstrip line which are respectively connected to the parts between a first voltage source supplying a first bias voltage and the input end and between a second voltage source supplying a second bias voltage and the output end; a first capacitor connected to a part between a first node between the first voltage source and the first microstrip line, and a grounding end; a second capacitor connected to a part between a second node between the second voltage source and the second microstrip line, and a grounding end; and a first resistance and a second resistance respectively connected to a part between the first node and the first capacitor and a part between the second node and the second capacitor. Therefore, it can become possible to design a superhigh frequency wave amplifier which operates in a broader frequency band. 능동소자의 입력단과 출력단에 각각 입력정합 회로와 출력정합 회로로 구성되어 있는 초고주파 증폭기의 바이어스 회로가 제공된다. 바이어스 회로는 제1 바이어스 전압을 공급하는 제1 전압원과 상기 입력단 사이 및 제2 바이어스 전압을 공급하는 제2 전압원과 상기 출력단 사이에 각각 연결되어 있는 제1 및 제2 마이크로스트립 선로, 상기 제1 전압원과 상기 제1 마이크로스트립 선로 사이의 제1 노드와 접지단 사이에 연결되어 있는 제1 커패시터, 상기 제2 전압원과 상기 제2 마이크로스트립 선로 사이의 제2 노드와 접지단 사이에 연결되어 있는 제2 커패시터, 그리고 상기 제1 노드와 상기 제1 커패시터 사이 및 상기 제2 노드와 상기 제2 커패시터 사이에 각각 연결되어 있는 제1 및 제2 저항을 포함한다.