PIXEL AND DISPLAY DEVICE INCLUDING THE SAME

According to one embodiment of the present invention, a pixel capable of reducing a delay time comprises: a light emitting element; a first transistor connected between a first power supply and the light emitting element; a second transistor connected between a data line and a first electrode of the first transistor and having a gate electrode connected to a first scan line; a third transistor connected between the gate electrode of the first transistor and a second electrode of the first transistor and having a gate electrode connected to a second scan line; a fourth transistor connected between the gate electrode of the first transistor and an initialization power source and having a gate electrode connected to a third scan line; and a storage capacitor connected between the first power source and the gate electrode of the first transistor. The voltage provided through the data line includes a data voltage provided to the gate electrode of the first transistor when both the second transistor and the third transistor are turned on, and an on-bias voltage provided to the first electrode of the first transistor when the second transistor is turned on and the third transistor is turned off. 본 발명의 일 실시예에 따른 화소는 발광 소자, 제1 전원과 발광 소자 사이에 접속되는 제1 트랜지스터, 데이터 라인과 제1 트랜지스터의 제1 전극 사이에 접속되며, 게이트 전극이 제1 스캔 라인에 연결되는 제2 트랜지스터, 제1 트랜지스터의 게이트 전극과 제1 트랜지스터의 제2 전극 사이에 접속되며, 게이트 전극이 제2 스캔 라인에 접속되는 제3 트랜지스터, 제1 트랜지스터의 게이트 전극과 초기화 전원 사이에 접속되며, 게이트 전극이 제3 스캔 라인에 접속되는 제4 트랜지스터, 및 제1 전원과 제1 트랜지스터의 게이트 전극 사이에 접속되는 스토리지 커패시터를 포함한다. 데이터 라인을 통해 제공되는 전압은, 제2 트랜지스터 및 제3 트랜지스터가 모두 턴-온된 경우에 제1 트랜지스터의 게이트 전극에 제공되는 데이터 전압, 및 제2 트랜지스터는 턴-온되고, 제3 트랜지스터가 턴-오프된 경우에 제1 트랜지스터의 제1 전극에 제공되는 온-바이어스 전압을 포함하는 것을 특징으로 한다.