SEMICONDUCTOR PACKAGE

The technical idea of the present invention provides a semiconductor package, which includes: a package substrate including a first chip mounting area, a second chip mounting area, and a third chip mounting area spaced apart in a first direction; first to third semiconductor chips mounted on the fir...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KANG TAE WOO, KWON HEUNG KYU, KIM TAE HUN
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:The technical idea of the present invention provides a semiconductor package, which includes: a package substrate including a first chip mounting area, a second chip mounting area, and a third chip mounting area spaced apart in a first direction; first to third semiconductor chips mounted on the first to third chip mounting areas; a first stiffener mounted on the package substrate to separate the first chip mounting area and the second chip mounting area; and a second stiffener mounted on the package substrate to separate the second chip mounting area and the third chip mounting area. 본 발명의 기술적 사상은 제1 방향으로 이격된 제1 칩 실장 영역, 제2 칩 실장 영역, 및 제3 칩 실장 영역을 포함하는 패키지 기판; 상기 제1 내지 제3 칩 실장 영역 상에 실장된 제1 내지 제3 반도체 칩; 상기 제1 칩 실장 영역과 상기 제2 칩 실장 영역을 분리하도록 상기 패키지 기판 상에 실장된 제1 스티프너; 및 상기 제2 칩 실장 영역과 상기 제3 칩 실장 영역을 분리하도록 상기 패키지 기판 상에 실장된 제2 스티프너;를 포함하는 반도체 패키지를 제공한다.