SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME

Provided are a semiconductor memory device with improved performance and integration and a method for fabricating the same. The semiconductor memory device including a cell region and a peripheral region around the cell region, includes: a base insulating layer including a first front surface and a first back surface opposite to each other in the cell region; a first semiconductor substrate including a second front surface and a second back surface opposite to each other in the peripheral region; an active pattern on the first front surface of the base insulating layer; a first conductive line extending in a first direction on a side surface of the active pattern; a capacitor structure on the active pattern; a first circuit element on the second front surface of the first semiconductor substrate; and a second conductive line extending in a second direction intersecting the first direction on the first back surface of the base insulating layer and the second back surface of the first semiconductor substrate, wherein the active pattern extends in a vertical direction intersecting the first direction and the second direction to connect the second conductive line and the capacitor structure. 성능 및 집적도가 향상된 반도체 메모리 장치 및 그의 제조 방법이 제공된다. 반도체 메모리 장치는, 셀 영역 및 셀 영역 주위의 주변 영역을 포함하는 반도체 메모리 장치로, 셀 영역 내에, 서로 반대되는 제1 전면 및 제1 후면을 포함하는 베이스 절연막, 주변 영역 내에, 서로 반대되는 제2 전면 및 제2 후면을 포함하는 제1 반도체 기판, 베이스 절연막의 제1 전면 상의 활성 패턴, 활성 패턴의 측면 상에, 제1 방향으로 연장되는 제1 도전 라인, 활성 패턴 상의 커패시터 구조체, 제1 반도체 기판의 제2 전면 상의 제1 회로 소자, 및 베이스 절연막의 제1 후면 및 제1 반도체 기판의 제2 후면 상에, 제1 방향과 교차하는 제2 방향으로 연장되는 제2 도전 라인을 포함하되, 활성 패턴은 제1 방향 및 제2 방향과 교차하는 수직 방향으로 연장되어 제2 도전 라인과 커패시터 구조체를 연결한다.