MEMORY DEVICE AND OPERATION METHOD THEREOF

A memory device according to the present invention comprises: a memory block which is connected with a plurality of wordlines; a voltage generating circuit configured to output a first non-selection voltage through a plurality of driving lines; and an address decoding circuit configured to connect the plurality of driving lines with unselected wordlines of the plurality of wordlines. During a wordline setup period for the plurality of wordlines, the voltage generating circuit floats first driving lines corresponding to first unselected wordlines of the unselected wordlines from among the plurality of driving lines when the first unselected wordlines reach a first target level, and floats second driving lines corresponding to second unselected wordlines of the unselected wordlines from among the plurality of driving lines when the second unselected wordlines reach a second target level different from the first target level. According to the present invention, the memory device is capable of generating various driving voltages in a time-division scheme. 본 발명에 따른 메모리 장치는 복수의 워드라인들과 연결된 메모리 블록, 복수의 구동 라인들을 통해 제1 비선택 전압을 출력하도록 구성된 전압 발생 회로, 및 복수의 구동 라인들을 복수의 워드라인들 중 비선택 워드라인들과 연결시도록 구성된 어드레스 디코딩 회로를 포함한다. 복수의 워드라인들에 대한 워드라인 셋업 구간 동안, 전압 발생 회로는 비선택 워드라인들 중 제1 비선택 워드라인들이 제1 목표 레벨에 도달한 경우, 복수의 구동 라인들 중 제1 비선택 워드라인들과 대응되는 제1 구동 라인들을 플로팅시키고, 비선택 워드라인들 중 제2 비선택 워드라인들이 제1 목표 레벨과 다른 제2 목표 레벨에 도달한 경우, 복수의 구동 라인들 중 제2 비선택 워드라인과 대응되는 제2 구동 라인들을 플로팅시키도록 더 구성된다.