SEMICONDUCTOR DEVICE

Disclosed in the present invention are a semiconductor device and a manufacturing method thereof, which may comprise: an active pattern provided on a substrate, wherein the active pattern comprises a plurality of channel layers which are vertically spaced apart from each other to be stacked; source/...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: LEE DONGGYU, LEE HOJIN, CHO KEUN HWI, LEE MYOUNG SUN, HA JIYONG, CHOI HANBYUL, YOU JUNGGUN, PARK BEOMJIN, SUNG SUGHYUN, KIM DONGWON
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Disclosed in the present invention are a semiconductor device and a manufacturing method thereof, which may comprise: an active pattern provided on a substrate, wherein the active pattern comprises a plurality of channel layers which are vertically spaced apart from each other to be stacked; source/drain patterns which are spaced apart from each other in a first direction on the active pattern, and are connected by the channel layers; and first and second gate electrodes which are extended in a second direction intersecting with the first direction by crossing the active pattern among the source/drain patterns, and surround the channel layers. The active pattern has a first side wall and a second side wall facing the first side wall in a first direction. A first distance defined by the maximum distance between an outer wall of the first gate electrode and the first side wall thereof is different from a second distance which is defined by the maximum distance between the outer wall of the second gate electrode and the second side wall thereof. Therefore, reliability may be improved. 본 발명은 기판 상의 활성 패턴, 상기 활성 패턴은 수직적으로 서로 이격되어 적층되는 복수의 채널층들을 포함하는 것, 상기 활성 패턴 상에서 상기 제1 방향으로 서로 이격되고 상기 채널층들에 의해 연결되는 소스/드레인 패턴들, 및 상기 소스/드레인 패턴들 사이에서 상기 활성 패턴을 가로질러 상기 제1 방향과 교차하는 제2 방향으로 연장되며, 상기 채널층들을 둘러싸는 제1 및 제2 게이트 전극들을 포함하되, 상기 활성 패턴은 제1 측벽 및 상기 제1 측벽과 상기 제1 방향으로 마주보는 제2 측벽을 갖고, 상기 제1 게이트 전극의 외측벽과 상기 제1 측벽 사이의 최대 거리로 정의되는 제1 거리는 상기 제2 게이트 전극의 외측벽과 상기 제2 측벽 사이의 최대 거리로 정의되는 제2 거리와 다른 반도체 소자 및 그의 제조 방법을 개시한다.