GATE DRIVING CIRCUIR AND DISPLAY PANEL INCLUDING THE SAME

Disclosed are a gate driving circuit capable of reducing stress applied to a pull-down transistor, and a display panel including the same. The gate driving circuit according to an embodiment of the present disclosure includes: a control unit which charges and discharges a first control node pulling up an output voltage and a second control node pulling down the output voltage; an output unit including a pull-up transistor which applies a gate-high voltage to an output node in response to a charging voltage of the first control node, and a pull-down transistor which applies a gate-low voltage to the output node in response to a charging voltage of the second control node; a sensing unit which senses a threshold voltage of the pull-down transistor; and a compensation unit which changes the charging voltage of the second control node in response to an output of the sensing unit. 실시예에 의한 게이트 구동회로 및 이를 포함하는 표시 패널이 개시된다. 실시예에 따른 게이트 구동회로는 출력 전압을 풀업시키는 제1 제어 노드와, 상기 출력 전압을 풀다운시키는 제2 제어 노드를 충방전하는 제어부; 상기 제1 제어 노드의 충전 전압에 응답하여 게이트 하이 전압을 출력 노드에 인가하는 풀업 트랜지스터와, 상기 제2 제어 노드의 충전 전압에 응답하여 게이트 로우 전압을 상기 출력 노드에 인가하는 풀다운 트랜지스터를 포함하는 출력부; 상기 풀다운 트랜지스터의 문턱 전압을 센싱하는 센싱부; 및 상기 센싱부의 출력에 응답하여 상기 제2 제어 노드의 충전 전압을 변경하는 보상부를 포함한다.