Semiconductor device

Provided is a semiconductor device. The semiconductor device comprises: a driving voltage metal line extending and disposed in a first direction; a bit metal line extending in a first direction and spaced apart from the driving voltage metal line in a second direction intersecting the first direction; a ground voltage metal line extending in a first direction and spaced apart from the bit metal line in a second direction; and a SRAM cell disposed below the driving voltage metal line, the bit metal line, and the ground voltage metal line, and the SRAM cell includes: a first pull-up transistor which pulls up the first storage node; a second pull-up transistor which pulls up the second storage node; a first pass gate transistor which connects the first storage node to the bit metal line; a second pass gate transistor which connects the second storage node to the bit metal line; a first pull-down transistor which pulls down the first storage node; a second pull-down transistor which pulls down the second storage node, wherein the second direction width of the bit metal line, the second direction width of the driving voltage metal line, and the second direction width of the ground voltage metal line are different from each other. Accordingly, the present invention can provide a semiconductor device with improved read and write operation performance of stored data. 반도체 장치가 제공된다. 반도체 장치는, 제1 방향으로 연장되어 배치되는 구동 전압 메탈 라인, 제1 방향으로 연장되고, 구동 전압 메탈 라인으로부터 제1 방향과 교차하는 제2 방향으로 이격되는 비트 메탈 라인, 제1 방향으로 연장되고, 비트 메탈 라인으로부터 제2 방향으로 이격되는 접지 전압 메탈 라인, 및 구동 전압 메탈 라인과, 비트 메탈 라인과 접지 전압 메탈 라인 하부에 배치된 SRAM 셀을 포함하되, SRAM 셀은, 제1 스토리지 노드를 풀업(pull up)하는 제1 풀업 트랜지스터와, 제2 스토리지 노드를 풀업하는 제2 풀업 트랜지스터와, 제1 스토리지 노드를 비트 메탈 라인에 연결시키는 제1 패스 게이트(pass gate) 트랜지스터와, 제2 스토리지 노드를 비트 메탈 라인에 연결시키는 제2 패스 게이트 트랜지스터와, 제1 스토리지 노드를 풀다운(pull down)하는 제1 풀다운 트랜지스터와, 제2 스토리지 노드를 풀다운하는 제2 풀다운 트랜지스터를 포함하고, 비트 메탈 라인의 제2 방향 폭과 구동 전압 메탈 라인의 제2 방향 폭과, 접지 전압 메탈 라인의 제2 방향 폭은 서로 다르다.