SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING OF THE SAME

Provided is a semiconductor package, which comprises: a package substrate; a redistribution layer on the package substrate; a vertical connection terminal for connecting the package substrate and the redistribution layer; a first semiconductor chip disposed between the package substrate and the redistribution layer; a first molding film for filling a space between the package substrate and the redistribution layer; a second semiconductor chip disposed on the redistribution layer; a third semiconductor chip stacked on the second semiconductor chip; a first connection wire provided on a lower surface of the third semiconductor chip, and directly vertically connecting a first chip pad of the third semiconductor chip located on one side of the second semiconductor chip with the redistribution layer; and a second molding film for covering the second and third semiconductor chips on the redistribution layer. Therefore, uniform electrical characteristics can be provided. 패키지 기판, 상기 패키지 기판 상의 재배선층, 상기 패키지 기판과 상기 재배선층을 연결하는 수직 연결 단자, 상기 패키지 기판과 상기 재배선층 사이에 배치되는 제 1 반도체 칩, 상기 패키지 기판과 상기 재배선층 사이의 공간을 채우는 제 1 몰딩막, 상기 재배선층 상에 배치되는 제 2 반도체 칩, 상기 제 2 반도체 칩 상에 적층되는 제 3 반도체 칩, 상기 제 3 반도체 칩의 하부면에 제공되고 상기 제 2 반도체 칩의 일측에 위치하는 제 3 반도체 칩의 제 1 칩 패드와 상기 재배선층을 직접 수직으로 연결하는 제 1 연결 와이어, 및 상기 재배선층 상에서 상기 제 2 반도체 칩 및 상기 제 3 반도체 칩을 덮는 제 2 몰딩막을 포함하는 반도체 패키지를 제공한다.